Sch. of Comput. Sci., Univ. of Manchester, Manchester;
combinational circuits; network synthesis; arbitrary encoded function blocks; combinational logic blocks; literal count; prime indicants; self-timed circuits; Quasi-Delay Insensitive Speed Independent; Self-Timed Combinational Logic Synthesis;
机译:专用VLSI电路中组合逻辑的块综合
机译:基于块密码电路组合逻辑的功率分析的新方法
机译:组合数字电路中降低功耗的逻辑综合方法
机译:Prime指示:指示组合逻辑块的合成方法
机译:用于纳米技术的高性能IP模块的无库逻辑合成。
机译:通过活阳离子聚合和其他聚合方法的组合嵌段共聚物合成
机译:主要指标:用于指示组合逻辑块的合成方法
机译:用于低功耗移动应用项目的高级逻辑综合组合逻辑综合研究报告