IEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE STMicroelectronics, 38926 Crolles, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnIEMN-CNRS, Villeneuve d'Ascq 59652, FRANCE;
rnUniversite Catholique de Louvain, B-1348 Louvain-la-Neuve, BELGIUM;
rnUniversite Catholique de Louvain, B-1348 Louvain-la-Neuve, BELGIUM;
Institute of Electron Technology, 02-668 Warsaw, POLAND;
rnInstitute of Electron Technology, 02-668 Warsaw, POLAND;
rnSTMicroelectronics, 38926 Crolles, FRANCE;
机译:使用performance限制结构对高性能n型MOSFET有效降低硅化镍/ p-Si(100)的肖特基势垒
机译:低肖特基势垒MOSFET硅化铱接触层的TEM研究
机译:具有硅化肖特基势垒源和重掺杂n型沟道和漏极的n型非对称肖特基势垒晶体管的特性
机译:用于N型MOSFET的UHV硅化物制造硅化物作为电位低肖特基屏障S / D接触材料
机译:红外焦平面阵列用硅化铂/ p型硅和硅化铱/ p型硅肖特基势垒光电探测器的制造,微观结构表征和内部光响应
机译:具有高k La2O3 / ZrO2栅极电介质的肖特基势垒SOI-MOSFET
机译:利用YTTerbium限制结构进行高性能N型MOSFET的NI硅化物/ P-Si(100)的有效肖特基屏障降低