The University of Electro-Communications, W08-218 1-5-1 Chofugaoka, Chofu, Tokyo 182-8585 Japan;
SH Consulting KK (at the time of development);
SH Consulting KK;
Nagoya University;
The University of Tokyo;
SH Consulting Viet Nam;
SH Consulting Viet Nam;
SH Con;
Field programmable gate arrays; Pipelines; Software; Central Processing Unit; Artificial intelligence; Robots; Clocks;
机译:FPGA与CPU融合在一起-SoC FPGA的时代
机译:FPGA与CPU融合在一起-SoC FPGA的时代
机译:CPU和FPGA:建立SoC连接
机译:在FPGA和SoC上实现了SH-2架构的两级管道CPU,用于IOT,EDGE AI和机器人应用
机译:SoC-FPGA中用于确保片上存储器安全的体系结构的设计和实现
机译:SOC FPGA加速子优化二元完全卷积神经网络用于机器人楼层区分割
机译:信号处理方法的实现及其使用FPGA技术的多载波调制的硬件实现。在移动和无线应用中使用HDL编码在DWT上验证和实现多载波调制以及DWT的信道估计技术和滤波器组架构的信号处理。