St. Petersburg Department of Steklov Institute of Mathematics;
Logic gates; Upper bound; Boolean functions; Complexity theory; Adders; Encoding;
机译:栅极消除:电路尺寸下限和#sat上限
机译:通过通用框架的电路尺寸下界和#SAT上界
机译:通过通用框架的电路尺寸下限和#SAT上限
机译:使用SAT-SOLVER改进电路尺寸上限
机译:改进的杆号上限
机译:GF(2)上线性方程组的密集系统的预期电路复杂性的改进上限
机译:通过一般框架,电路尺寸下限和#saT上限