...
首页> 外文期刊>Theoretical computer science >Gate elimination: Circuit size lower bounds and #SAT upper bounds
【24h】

Gate elimination: Circuit size lower bounds and #SAT upper bounds

机译:栅极消除:电路尺寸下限和#sat上限

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       

摘要

Most of the known lower bounds for binary Boolean circuits with unrestricted depth are proved by the gate elimination method. The most efficient known algorithms for the #SAT problem on binary Boolean circuits use similar case analyses to the ones in gate elimination. Chen and Kabanets recently showed that the known case analyses can also be used to prove average case circuit lower bounds, that is, lower bounds on the size of approximations of an explicit function.
机译:通过栅极消除方法证明了具有不受限制深度的二元布尔电路的大多数已知的下限。 二进制布尔电路上的#SAT问题的最有效的已知算法使用类似的案例分析到栅极消除中的曲线。 陈和卡班牙省最近表明,已知的案例分析也可用于证明平均壳体电路下限,即,近似的显式功能的尺寸下限。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号