Department of E TC, SGGSIET Nanded-431606, India;
Department of E TC SGGSIET Nanded-431606, India;
Department of E TC SGGSIET Nanded-431606, India;
Adders; Lattices; Field programmable gate arrays; IIR filters; Floating-point arithmetic; Detectors; Hardware;
机译:FPGA上基于在线时钟偏斜方案的异步流水线分布式算术滤波器的设计与实现
机译:分布式算术算法的自定时波形滤波器的设计与FPGA实现
机译:FPGA多精密浮点算术单元的设计与实现
机译:FPGA中浮点算法的IIR晶格滤波器的设计与实现
机译:使用Altera的设计环境和FPGA设计和实现浮点乘法器
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:使用FpGa位串行分布式算法实现比较晶格,级联和直接形式的FIR滤波器结构
机译:流水线莱迪思IIR数字滤波器的设计