Shibaura Institute of Technology, Tokyo, Japan;
Biological cells; Layout; Logic gates; Multicore processing; Sociology; Statistics; Transistors; ground bounce; low power; power gating;
机译:具有虚拟接地的2 GHz全差动CMOS功率放大器,可抑制接地跳动
机译:通过电磁带隙增强的分离电源抑制高速电路中宽带接地弹跳噪声的系统设计
机译:时钟树综合中的缓冲区大小和极性分配,可最大程度地降低功率/地面噪声
机译:不平衡缓冲树综合以抑制用于细晶动力门的地面反弹
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:的moFe3s4 2+氧化态的合成取代反应并且与s = 2基态磷化氢结扎立方烷型团簇的结构
机译:理解并最小化电源门控结构模式转换期间的接地反弹
机译:用Lapp - powers方法论介绍故障树的综合