Department of Electronics Engineering, Bhagwan Mahavir College of Engineering and Technology, Surat, Gujarat, India;
Abstracts; Algorithmdesignandanalysis; Educationalinstitutions; Fieldprogrammablegatearrays; Phaselockedloops; Phasemeasurement; Time-frequencyanalysis; ADPLL; Cordicalgorithm; FPGA; frequencyresolution; shortlockingtime;
机译:基于FPGA的线性全数字锁相环
机译:基于锁相环的自同步电流型转换器的设计,实时建模,仿真和数字实现,用于感应加热原型
机译:低纹波低功耗数字锁相环的设计与实现
机译:基于FPGA的线性的设计与实现所有数字锁相循环
机译:千兆位速率光接收器和数字锁频环的设计和实现,用于基于锁相环的应用。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:基于FPGA的线性全数字锁相环在信号处理中的设计与实现。
机译:基于Tms320C25的混合数字锁相环的设计与实现 - 一种应用于转发器接收器面板的应用