首页> 外国专利> Digital loop filter for all-digital phase-locked loop design

Digital loop filter for all-digital phase-locked loop design

机译:用于全数字锁相环设计的数字环路滤波器

摘要

A digital loop filter installed in an all-digital phase-locked loop (PLL) receives a digitally controlled oscillator (DCO) control code transmitted from a PLL controller in the all-digital PLL, and calculate an average value, such that the PLL controller can produce another DCO control code by the average value for controlling and adjusting an output signal of a digitally controlled oscillator (DCO) in the neighborhood of the average value to maintain compensating a phase/frequency difference with an input signal, so as to minimize the jitter effect of the input signal on the all-digital PLL, reduce the jitter effect of the output signal, and keep tracking and locking the frequency and the phase of the input signal.
机译:安装在全数字锁相环(PLL)中的数字环路滤波器接收从全数字PLL中的PLL控制器发送的数控振荡器(DCO)控制代码,并计算平均值,以使PLL控制器可以通过该平均值产生另一个DCO控制码,以在该平均值附近控制和调节数控振荡器(DCO)的输出信号,以维持对输入信号的相位/频率差的补偿,从而最小化全数字PLL上输入信号的抖动效果,减少输出信号的抖动效果,并保持跟踪和锁定输入信号的频率和相位。

著录项

  • 公开/公告号US7696832B1

    专利类型

  • 公开/公告日2010-04-13

    原文格式PDF

  • 申请/专利权人 CHEN-YI LEE;CHING-CHE CHUNG;

    申请/专利号US20080256316

  • 发明设计人 CHING-CHE CHUNG;CHEN-YI LEE;

    申请日2008-10-22

  • 分类号H03L7/06;H03L7/08;H03L7/085;

  • 国家 US

  • 入库时间 2022-08-21 18:50:29

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号