Comput. Sci. Dept., Univ. of Pittsburgh, Pittsburgh, PA, USA;
parallel architectures; performance evaluation; synchronisation; CPI error; architectural metric error; computer architectures; distributed synchronization scheme; lead core; parallel architecture simulator; processor performance evaluation; program performance evaluation; synchronization interval; synchronization violations; weighted-tuple synchronization; Accuracy; Clocks; Computational modeling; Hardware; Measurement uncertainty; Synchronization; Computer Simulation; Multithreading; Parallel Architectures;
机译:加权元组:并行架构仿真器的快速准确同步
机译:chunkedtejas:一种基于散路驱动架构模拟器的块的方法
机译:异构多核处理器的设计方法,具有并行化多核模拟器和基于公共寄存器文件指令集扩展架构的组合
机译:并行架构模拟器的加权元组同步
机译:多处理器系统(并行,计算机体系结构,编译器)上的程序分区和同步。
机译:在学习和巩固联想记忆过程中内啡肽-前额叶同步增加内啡肽-海马同步化减少
机译:时间扭曲同步并行模拟器中的反馈控制
机译:基于通用构件结构(CCa)的裂缝/断层及其他复杂油藏平行多重网格有限元模拟器