Dept. of ECE, Surendra Institute of Engineering Management, Siliguri, India;
Add Compare Select (ASC); DRAM; FPGA; GDIL technique; SPU; Trace Back (TB); Viterbi decoder; Xilinx;
机译:FPGA使用卷积编码器的反向算法实现高速和低功耗维特比解码器
机译:高速,低功耗维特比编码器和解码器的FPGA实现
机译:高速,低功耗维特比编码器和解码器的FPGA实现
机译:基于FPGA的修改维特比解码器的速度优化
机译:高速Viterbi解码器设计和FPGA实现。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:同行评论“Viterbi解码器及其硬件的特洛伊木马型号”排名第3:基于FPGA的实施研究(V0.2)“