Electronics laboratory Department of Electrical Engineering University of Oulu Oulu, Finlandc;
机译:混合域两步式时间数字转换器,使用基于开关的时间电压转换器和SAR ADC
机译:基于20和28 nm FPGA的多通道,低非线性时间数字转换器
机译:具有带内降噪和相干噪声消除的倒环振荡器噪声整形时间转换器
机译:基于时间到电压的时间转换器的噪声和非线性限制
机译:基于SRO的二阶噪声整形基于时间数字转换器(TDC)
机译:基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
机译:基于28nm FPGA且具有嵌入式bin宽度校准的低非线性度,无缺失代码的无时间数字转换器