AES; Balanced Hardware Implementation; FPGA; Rijndael;
机译:AES MixColumns / InvmixColumns硬件实现的完整矩阵联合优化方法
机译:紧凑型AES加密硬件核心的基于FPGA的硬件实现
机译:大规模并行模块化幂运算方法及其在高性能密码系统的软件和硬件中的实现
机译:关于AES的高性能和平衡方法
机译:流密码同步方法的分析和硬件实现。
机译:用于实时肽质量指纹识别的并行数据库搜索引擎的高性能硬件实现
机译:AES MixColumns / InvmixColumns硬件实现的完整矩阵联合优化方法