Dept. of Systems Eng., Graduate School of Eng., Shizuoka University, 3-5-1, Johoku, Naka-ku, Hamamatsu-shi, 432-8561 Japan;
机译:非均匀多导体传输线快速暂态仿真的HIE块延迟插入方法
机译:HIE-BLOCK延迟插入方法,用于快速瞬态模拟非均匀型传输线
机译:传输线快速瞬态仿真的交替方向显性潜伏插入法(ADE-LIM)
机译:逆向瞬态延迟插入方法,用于瞬态分析不良电路
机译:使用等待时间插入方法对不规则芯片上配电网络中的电源噪声进行瞬态仿真,并对以频带有限的数据为特征并由任意端接终止的互连进行因果瞬态仿真。
机译:一种新的快速可靠和数据驱动的同时进行单次试验和振幅的方法-基于邻近图和网络分析的延迟估计
机译:紧耦合传输线快速暂态仿真的块延迟插入方法(Block-LIM)
机译:具有延迟开发的数字电路瞬态分析仿真程序