Department of Computer Engineering, Science and Research Branch of IAU, Tehran, Iran;
机译:纳米电子中基于门的QCA电路基于遗传算法的逻辑优化
机译:基于纳米磁逻辑的门限门电路
机译:基于进化算法的基于多输出多数门的设计优化
机译:基于GA的多数栅极基纳米电路的组合逻辑优化
机译:石墨烯FET基纳米电子集成电路的分析与优化
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:数学逻辑掩蔽能力的数学估计 纳米电子电路中使用的多数/少数门