Department of Electrical Engineering, National Tsing Hua University, Hsinchu, Taiwan, R.O.C.;
机译:用于在51 nm以下的MLC NAND闪存中构建浮栅的Ceria CMP浆料
机译:具有“ I”形浮栅的闪存器件,用于低于70 nm的NAND闪存
机译:异常的单元间干扰对p型浮栅和控制栅NAND闪存的影响
机译:浮栅电极上70nm节点NAND闪存的自对准CMP集成研究
机译:设计用于非易失性闪存设备的纳米晶体浮栅。
机译:经过溶液处理的分子浮栅用于柔性闪存
机译:在65nm超过65nm的NAND闪存中聚Si CMP中的高除去聚Si-氧化物选择性