University of Corsica UMR CNRS 6134, Quartier Grossetti BP 52, 20250 Corte, France;
DEVS; fault simulation; testability; modeling; simulation;
机译:实时数字仿真器的双回路输电线路越野故障和变电故障保护方案-以恰蒂斯加尔邦输电公司为例
机译:基于模糊延迟模型的故障模拟器,用于异步时序电路中的串扰延迟故障测试生成
机译:基于模糊延迟模型的故障模拟器,用于异步时序电路中的串扰延迟故障测试生成
机译:用于RT级数字电路的基于DEVS的建模与行为故障模拟器
机译:自动诊断数字集成电路中的路径延迟故障。
机译:故障的鲁棒性促进了可扩展性:不断发展的数字电路的见解
机译:对光伏发电机的行为进行建模以应对开路和短路故障
机译:数字系统的集成电路故障模型。