Graduate School of Information Science Nara Institute of Science and Technology;
design-for-testability; RTL circuit; at-speed testing; hierarchical test generation; non-scan design;
机译:基于整数线性规划的内置自测数据路径综合的新方法
机译:基于整数线性规划的内置自测数据路径综合新方法
机译:使用原始控制器功能的数据路径设计
机译:使用数据路径控制器功能对数据路径进行测试综合
机译:使用测试功能进行可测性综合。
机译:带有氨基官能团的纳米金刚石衍生物的合成和改进的Kaiser试验定量
机译:集成数据通路控制器对完全可测性控制器的综合
机译:使用实验测量的频率响应函数和现场测试数据合成结构响应