一种40nm高速寄存器单元设计

摘要

随着工艺尺寸的缩小,集成电路规模越来越大,处理器中寄存器数目日益庞大当处理器频率越来越高,标准单元库中提供的寄存器渐渐满足不了高性能需求.本文提出一种基于40nm工艺的高速寄存器单元设计.此单锁存器型寄存器与标准单元库中的主从边沿型触发器相比,建立时间减少25％,传播延时减少30％,并且方便寄存器成组实现.