基于FPGA协处理器设计研究

摘要

本文通过分析协处理器的发展例程，协处理器连接模型，以及协处理器的优势等方面内容，指出了基于FPGA的协处理器架构及设计方法，提出一种基于C语言的代码加速和代码转换到硬件协处理器的设计方法、工具及流程，使用该ESL级的设计自动化工具可将某些算法快速转换到硬件协处理器中，并将该协处理器有效地连接到主处理器，并通过一个基于FPGA的集成FIR滤波器协处理器单元(APU)的案例说明设计方法。