曙光6000全局集合通信芯片的可测试性设计与实现

摘要

本文结合曙光6000全局集合通信芯片的结构特点与测试需求,为该芯片制定出了一套完整的可测试性设计(DFT)方案,包括普通扫描、实速扫描、存储器内建自测试(MBIST)、边界扫描、测试压缩等.随着DFT的引入,如何为各工作模式提供需要的时钟,并实现多模式在多工艺角(corner)下的时序收敛成为我们面临的一大挑战.本文专门设计了一个片上时钟控制(OCC)模块,并为方便时序收敛做了提前的考虑与设计.除此之外,为保证芯片品质,重点对故障覆盖率进行了优化.较低的测试功耗与成本也增加了该DFT方案的可行性.通过对芯片样片的实际测试表明,芯片内所设计的各种DFT测试结构均可正确工作.筛选出的ASIC芯片已能通过功能测试,从而证明了该DFT设计方案的正确性和有效性.