一种(2,4)正则LDPC码编译码器FPGA实现

摘要

低密度奇偶校验码(Low-Density Parity-Check,LDPC)由Gallager在20世纪60年代初期首次提出,并由Mackay在90年代提出可行的译码算法.LDPC码是除Turbo码之外另一类接近香农限(即信道容量)的编码.在本论文中,构造了一种(2,4)正则LDPC码,分析了其性能.在此基础上,分别设计了该LDPC码编译码器基于FPGA的实现方案.通过QuartusⅡ软件完成了编译码器的时序仿真验证,并在阵列信号处理平台ASP1216上完成了硬件的调试、功能验证和误码性能测试.