机译:基于FPGA的LDPC码编解码器的实现。
Univ Sci & Technol China Dept Modern Phys Hefei 230026 Anhui Peoples R China;
Univ Sci & Technol China Dept Modern Phys Hefei 230026 Anhui Peoples R China|Univ Sci & Technol China Shanghai Branch Natl Lab Phys Sci Microscale Hefei 230026 Anhui Peoples R China|Univ Sci & Technol China Chinese Acad Sci Ctr Excellence & Synerget Innovat Ctr Quantum Inf Shanghai 201315 Peoples R China;
low-density parity-check (LDPC); field programmable gate array (FPGA); normalized min-sum algorithm (NMSA);
机译:基于FPGA的LDPC码编解码器的实现。
机译:非二元LDPC代码和FPGA实现的编码和解码算法研究
机译:基于FPGA的准循环LDPC码解码器实现的存储系统优化
机译:基于FPGA的Q-ARY LDPC代码编码器和解码器设计
机译:WiMAX中用于LDPC编码器/解码器的VLSI体系结构。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:基于FpGa的准循环LDpC码译码器存储系统优化