一种时域动态模数转换器的架构研究

摘要

本文提出了一种基于时域量化的动态模数转换器架构.所提出的架构采用时域触发器来替换传统电压域模数转换器中的比较器,通过去除基准电路从而消除了电压域非理想因素,并在低压工艺下实现了轨至轨输入摆幅.由于采用时域量化,该结构免受电压域比较器的转换速率限制,具有明显的速度优势,且易于利用先进的工艺制程实现.基于这种结构,电路实现一个5位1GHz转换率时域动态模数转换器.此模数转换器包括开环采样保持电路,静态电压到动态延迟转换器,动态信号检测器以及编码器.在55nm CMOS工艺下,仿真该时域动态转换器得到的微分非线性值和积分非线性值分别为0.25LSB和0.375LSB.通过对108MHz正弦波输入信号转换分析,仿真得到其非杂散动态范围和信噪失真比分别为38.6dB和30.08dB,总功耗为9.8mW.