一种局部时序优化的布局方法

摘要

针对超大规模集成电路布局问题,提出一种基于局部时序优化的布局方法.此优化方法首先对设计进行时序分析并获得最差的路径集合,然后对可移动单元进行一次粗粒度的摆放,再针对每一个可移动单元进行精细的时序调整.该布局算法可以有效改善设计的时序质量,提高松弛度,得到时序优化的布局结果.将该布局算法嵌入到布局器中,对给定的benchmarks电路进行时序优化布局.实验结果表明,与原始的布局设计相比,能够有效地提高时序质量4％-6％.