实时静态图像压缩、解压缩的硬件设计

摘要

随着电子、计算机技术有飞速发展，多媒体应用的不断扩大，对图象进行实时高效地压缩，可节约大量的存储费用，传输时间和传输费用。该文对静态图象实时压缩、解压缩的硬件电路设计工作进行了系统的研究，并结合现代最新的电路设计技术，运用流水线硬件电路设计以及ＳＰＷ、ＳＹＮＯＰＳＹＳ等电路设计开发软件，在工作站上设计实现了ＪＰＥＧ实时静态图象编解码器的硬件电路。该编解码器可被内嵌到ＪＰＥＧ系统的图象处理设备中，实现大容量图象的实时存储、传输和处理。