高速PCI总线接口实现技术

摘要

PCI总线已经成为应用最广泛的计算机局部总线之一.目前PCI总线正在由33MHz向66MHz发展,而根据66MHz PCI总线的设计规范,其输入/输出引腿的时延要求很高,用半定制CMOS I/O BUF实现难度很大.本文提出了一种采用中间硬寄存站的PCI主动后台实现技术,解决了工程实现难题.布局后的时延分析表明,这一实现技术完全达到了PCI设计规范的要求.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号