首页> 中文会议>第九届计算机工程与工艺全国学术年会 >高速DDR存储器信号完整性设计与实现

高速DDR存储器信号完整性设计与实现

页面导航

摘要
著录项
相似文献
相关主题

摘要

高速高带宽是存储器系统所要解决和实现的重要目标,随着存储器数据速率的不断提高,信号传输过程中的信号完整性问题就凸现出来.本文通过设计一个实际的存储器子系统硬件平台,研究DDR存储器高速接口信号传输中的信号完整性问题.

著录项

来源
《第九届计算机工程与工艺全国学术年会》|2005年|28-3033|共4页
会议地点济南
作者
贾福桢; 周炜; 徐双珊;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类内存贮器（主存贮器）总论;
关键词
DDR; SSTL; 信号完整性; 存储器; 系统噪声;

相似文献

中文文献
外文文献
专利

1. Virtex-5 DDR2存储器接口的信号完整性设计 [J] . David Banas . 电子设计应用 . 2008,第004期
2. 低成本DDR3、DDR4高速存储器测试解决方案 [J] . . 今日电子 . 2010,第9期
3. DDR3与FPGA接口的高速电路板信号完整性分析 [J] . 金帅 ,韩连刚 ,谢锡海 . 现代电子技术 . 2017,第022期
4. DDR2高速PCB设计与信号完整性 [J] . 周忠山 . 电子技术与软件工程 . 2017,第009期
5. DDR2高速PCB设计和信号完整性分析 [J] . 邓思维 ,凌凯 . 电子科技 . 2015,第004期
6. 基于DDR2和FPGA的大规模转置存储器设计与实现 [C] . 徐艺 ,王桥 ,马敏耀 . 2017年贵州省计算机学会年会 . 2017
7. FPGA与DDR存储器的高速交互接口设计与实现 [A] . 邹斐 . 2020

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号