基于Verilog-AMS的VCO噪声建模

摘要

压控振荡器(VCO)是锁相环(PLL)的关键部件,目前的多数研究都重于VCO的电路级设计。文中采用Verilog-AMS语言对VCO进行行为建模,同时加入噪声模型,使得噪声在行为级设计中就可以得到体现。对比了有噪声和无噪声的VCO行为模型,利用Cadence Spectre仿真引擎对两个模型进行了验证,将内嵌VCO行为模型的PLL系统与电路级PLL系统做了对比分析,结论为添加噪声的VCO行为模型更准确,更接近晶体管级电路,对仿真的速度与精度做了较好的折中。