退出
我的积分:
中文文献批量获取
外文文献批量获取
雷中科;
中国电子学会;
四川省电子学会;
CPU控制; 数字逻辑; 程序仿真;
机译:使用Verilog HDL使用240 * 8位RAM的时钟/日历的节奏设计
机译:一个128KB的RAM设计,具有基于电容的偏移补偿和低V_(DD)的基于双极的读取辅助电路
机译:应用特定的缓存设计使用基于STT-RAM的基于FPGA的软处理器的块RAM
机译:焦炭鼓进料口设计注意事项-单口与双口
机译:基于电阻RAM的存储和计算系统的设计和优化
机译:从两个基于人口的数据来源确定产前吸烟率:出生证明和PRAMS问卷2004年
机译:基于TLM-RTL系统基于Verilog的OCP设计验证框架
机译:军用服装的设计与开发。第四部分基于Crams数据的男士裤子计算机模型
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:集成了智能元模型的Verilog-AMS,可进行快速准确的模拟模块设计探索
机译:智能元模型集成Verilog-AMS,用于快速,准确的模拟块设计探索
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。