6.7 DVB-S接收机中时钟与载波同步的FPGA实现

摘要

介绍了数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现了DVB-S接收机中的采样时钟同步和载波同步.整个设计基于XILINX公司的ISE平台,用VHDL编程语言,通过逻辑综合和仿真并在xc3s2000 FPGA芯片上实现。