用CPLD实现ADS8322与高速FIFO的接口

摘要

以CPLD为逻辑控制核心实现了ADS8322与高速FIFO的接口电路,该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中,以QuartusII作为开发环境,采用图形输入和VerilogHDL语言输入相结合的方式,简化了开发流程。