一种多模式外同步时钟电路的设计

摘要

设计了一种应用在DC-DC转换器中的多模式外部时钟同步电路。采用端口复用技术，通过使能端加入外部时钟信号，节省了专门的同步引脚，减小了版图面积。基于TSMC 0.25μm BCD工艺，采用spectre对电路进行了仿真验证，结果表明该电路工作状态良好，内部时钟频率为700KHz，在外同步模式下，系统同步时钟范围为300K～2MHz。