连续相位解调器的设计与FPGA实现

摘要

设计并实现了一种基于FPGA的连续相位调制(CMP)解调器.该解调器针对二进制部分响应调制方式，采用Viterb译码方法进行解码，提出了一种新的防止路径度量值溢出方法。本文使用VHDL硬件描述语言将该解调器的设计实现，并使用功能仿真与MATLAB数据比较分析，得到正确的解码结果。