功率集成电路

摘要： 针对宇航级功率集成电路中横向扩散金属氧化物半导体(LDMOS)器件抗单粒子辐射性能低的问题,开展了高压LDMOS抗单粒子效应加固技术的研究,采用重掺杂P+well及漏区缓冲层结构设计了一种耐压为60 V的N型LDMOS器件。利用TCAD软件对重掺杂P+well及漏区缓冲层结构的加固机理进行仿真分析,并对回片器件利用Ta离子(线性能量转移,LET=79.2 MeV·cm^(2)/mg)进行辐照试验验证,结果表明,提高Pwell掺杂浓度和采用缓冲层结构可将高压LDMOS器件抗单粒子烧毁电压提升至60 V。

摘要： 美国纽约州立大学理工学院(SUNY Poly)在4H-碳化硅(SiC)横向金属氧化物半导体场效应晶体管(MOSFET)的性能创下了新的纪录。0.3μm沟道、2.5μm栅漏间距实现了7.7mΩ-cm2导通电阻和450V击穿电压。研究成果发表在IEEE Transactions OnElectron Devices。需求背景在功率集成电路应用中,由于SiC具有3MV/cm击穿临界电场,比硅大一个数量级,SiC器件正在寻求取代成熟的硅技术。SiC基器件面临的一个挑战是如何同时实现低导通电阻与高击穿电压。

摘要： 采用BCD工艺设计了一中宽电源电压输入、多通道张弛振荡器电路,文中提出的一种片上电源变换电路以及一种基于张弛振荡器的时钟产生电路,克服了宽电源范围供电情况下对低压振荡器的要求,在降低电压变换电路复杂性的同时降低了频率对电压的敏感性,可应用于单电源高压供电芯片.在电源电压VDDH为典型值24V情况下,逻辑低电平VDDL温度系数为290ppm/°C;电源电压从0跳变到24V时,VDDL稳定5V仅需0.16μs;27°C情况下,电源电压VDDH从7V到40V变换情况下,VDDL电平变化1.72%.27°C情况下,在7V供电电压时,最大时钟偏移0.20%;在24V供电电压时,最大时钟偏移0.21%.电路采用0.25μm工艺实现,在电源电压24 V,工作频率25MHz时,电流消耗仅为150μA.

摘要： 氮化镓GaN(gallium nitride)功率器件因其出色的导通与开关特性,能够实现系统高频化与小型化,有效提升系统功率密度.但是,增强型GaN功率器件由于其栅极可靠性问题,使其在电源管理系统中无法直接替换传统硅基功率MOSFET器件.为此,提出一种预驱动芯片,通过片内集成LDO与电平移位结构,实现兼容12～15 V输入,并输出5 V信号对GaN功率器件的栅极进行有效与可靠控制,达到兼容传统硅基功率器件应用系统的要求.此外,通过多芯片合封技术,将预驱动芯片与GaN功率器件实现封装集成,降低了寄生电感,使其应用可靠性进一步提升.

摘要： Mordor Intelligence公司印度行业研究公司MordorIntelligence预测，GaN器件市场将从2017年的7.1144亿美元上涨2023年的18.428亿美元，复合年增长率（CAGR）为17．1％。该数据限于提供晶体管、二极管、整流器和功率集成电路的主要供应商。尽管消费电子在近年占据了最大比重，但智能手机和平板电脑市场的成熟预计将减缓增长速度，宇航和国防领域市场将呈现较快扩张。

摘要： 前沿课程是学生了解专业领域科学前沿、发展趋势和自己未来工作性质的重要课程.本文提出加强本科前沿课程中的互动环节,将课堂授课、研讨、讲座等结合起来的教学模式,探讨通过学生课前查阅资料、课堂积极研讨、聆听专业讲座等措施,让学生主动了解功率集成电路的发展历史、研究现状和前沿技术的教学思路.

摘要： 随着现代化的经济得到了迅速的发展，在电力电路方面的成就也在不断的变化当中，集中体现功率集成电路集的信号处理方面，可以起到对电力系统的可靠稳定的效果，在智能化方面的发展都起到了相当重要的作用和影响。其中功率集成电路在电子市场当中都占据了相当重要的影响，因此需要对功率集成电路当中的电机功率放大器做出相关的研究。在本文当中，首先对功率集成电路做出了分析；其次对三相无刷电机的驱动集成电路进行了分析；最后对数控功率的放大器做出了实际的分析和研究，希望可以为电机驱动电路和数控功率放大器的研究和设计提供一些参考和建议，从而提高设计的质量，最终实现性能最优化。

摘要： 功率集成电路器件的产地正发生着重大改变。过去10年来,中国、欧洲和东南亚地区的功率器件制造业取得迅猛发展,而北美地区则逐渐走下坡路。在市场机遇方面,随着电池供电与互联消费产品及电动车的涌现,功率器件需求预计将更加强劲。如下方图片所示,中国的智能手机需求增长与功率集成电路消费趋势相符。未来,

摘要： 本文简要回顾了功率集成电路制造中常用三种降低互连线引入到体硅表面大电场的互连方式:使用结隔离(Junction Isolation)的互连方式,使用自隔离(Self-Isolation)的互连方式,使用介质隔离(Dielectric Isolation)的互连方式.简要介绍了它们的基本原理和结构和为了克服基本结构中存在的问题的改进结构.结隔离(JI)/互连中,介绍了四种降低互联线引入电场的方法:电阻场板技术(Resistive Field Plate),多浮空场板技术(Multiple Floating Field Plate),引入Si02分压,结终端扩展技术(Junction Termination Extension).以及它们结构参数变化对击穿电压的影响.自隔离/互连中,介绍了基本自隔离结构,为了克服漏电流而引入的分区自隔离/互连,最后介绍了一种新型的结构.最后介绍了介质隔离/互连.

摘要： 提出一种VDMOS与低压控制电路之间抗串扰的新隔离结构。通过二维器件仿真软件MEDICI验证,能够有效防止VDMOS漏极反偏造戍的衬底电流进入CMOS电路,CMOS电路中出现闩锁效应时的VDMOS漏端电压从-1V提高到-4V,已经应用于一款功率集成电路中,经过初步验证,具有一定应用价值。

摘要： 本文提出了SOI多区双RESURF LDMOS,在单RESURF LDMOS结构的n漂移区引入多个p掺杂区,以改善其场分布,提高击穿电压.借助二维器件仿真软件对器件进行仿真和优化设计,使其耐压达650V以上.开发高压SOI(Silicon-on-Insulator)BCD工艺,在此基础上研制出的LDMOS耐压达到640v.应用在高压功率集成电路中,与普通硅基PN结隔离LDMOS比较,电流驱动能力提高约23％。

摘要： 针对一种混合集成舵机驱动电路老炼时的典型失效,采用理论分析与cadence pspice仿真验证方法,分析了产品老炼装置地线阻抗导致的产品失效机理,针对机理给出了有效的纠正措施.

摘要： LDMOS是功率集成电路的主要功率器件.本文在已成功设计的700 V Double RESURF LDMOS基础上,提出了采用高能离子注入工艺制作双通道LDMOS的方法.利用TCAD仿真软件对主要的工艺参数和器件电学参数进行仿真优化,得到击穿电压为732.5 V而比导通电阻仅为11.7Ω·mm2的LDMOS.通过流片测试,比导通电阻较常规Double RESURF LDMOS减小26.4％.

摘要： 功率集成电路需要在一块芯片上集成低压控制电路和集成功率器件。与常规的分离VDMOS器件从底部引出漏极不同的是，集成的VDMOS的漏极需要从芯片表面引出，故需要考虑N型埋层与sink引出电阻对导通电阻的影响。本义提出了一种通过刻槽、侧壁斜角注入形成sink的方法，与传统的sink扩散的方法相比，该方法可有效的减少sink电阻，减小sink横扩，减少热过程时间。

摘要： 本文对功率集成电路中耐压为60V，电流容量为2．5A的VDMOS进行了设计和仿真。在理论计算的基础上，分析了外延参数和单胞尺寸结构的设计优化方法。rn 通过ISE TCAD器件仿真软件，得出相关终端结构，进而完成最终版图结构。

摘要： 由于功率集成电路功率耗散大,发热量大,过热保护电路对于功率集成电路是非常重要的.本文设计了一种用于集成电路内部的低压带热滞回功能的过热保护电路,电路不使用齐纳二极管和迟滞比较器,通过简单的反馈,防止了热振荡现象的发生,其最小工作电压1.5V,热滞回温度20°C.

摘要： 针对传统比较器面积大、功耗大、速度慢、精度低等问题，提出了一种基于BCD工艺的混合比较器电路。混合比较器采用BCD工艺。通过对该混合比较器的性能进行直流和瞬态仿真，结果表明当电源电压为7V时，混合比较器的静态电流为20.47μA，延时为0.76μs，分辨率达0.1mV。该比较器面积小、功耗低、速度快、精度高，可以用于PFC(Power Factor Correction)电路。

摘要： 针对传统比较器面积大、功耗大、速度慢、精度低等问题，提出了一种基于BCD工艺的混合比较器电路。混合比较器采用BCD工艺。通过对该混合比较器的性能进行直流和瞬态仿真，结果表明当电源电压为7V时，混合比较器的静态电流为20.47μA，延时为0.76μs，分辨率达0.1mV。该比较器面积小、功耗低、速度快、精度高，可以用于PFC(Power Factor Correction)电路。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本发明提供了集成电路、包括集成电路的设备及集成电路芯片。集成电路包括：生成一连续输出时钟信号的时钟发生器，包括接收第一输入时钟信号的第一时钟信号输入及接收第二输入时钟信号的第二时钟信号输入；接收数字音频数据及伴随的音频数据时钟的至少一个数字音频接口；基于接收的数字音频数据重构模拟音频数据的数字‑模拟转换器；音频数据时钟作为第一输入时钟信号被提供给时钟发生器，时钟发生器的输出时钟信号被用作数字‑模拟转换器的时钟；接收的数字音频数据和伴随的音频数据时钟由设备在突发模式下接收，数字‑模拟转换器被连续地供应以时钟发生器的输出时钟信号，时钟发生器的输出时钟信号基于第一输入时钟信号和第二输入时钟信号。

摘要： 本发明公开了一种功率管理以及用于实现功率管理的方法、集成电路和集成电路封装。一个示例性实施方案是一种操作便携式音频设备的方法，该方法包括：由电源控制器读取来自逻辑门延迟线的逻辑速度测量值，该电源控制器和该逻辑门延迟线实现在半导体衬底上；由该电源控制器基于逻辑速度测量值来计算速度裕度；由该电源控制器生成指示修改的电压电平的值，该生成基于该速度裕度；以及由该半导体衬底上的主电压转换器响应于指示该修改的电压电平的该值而修改输出电压。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本申请案涉及集成电路、集成电路的电容器阵列以及用于制造集成电路的方法。集成电路包括多个水平排列成二维2D网格的特征。所述2D网格包括具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边的平行四边形单位单元。所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述各个特征处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。还公开其它实施例，包含方法实施例。

摘要： 一种集成电路，包括：半导体衬底；集成在半导体衬底中的电子组件；覆盖在半导体衬底上的电连接结构；以及具有细长形状的导电区域，该导电区域具有第一端和第二端。导电区域形成在电连接结构中，在衬底的整个长度上延伸，并且不直接电连接到电子组件。第一同步连接元件和第二同步连接元件分别电耦合到导电区域的第一端和第二端，并且各自具有面对耦合面的相应的同步连接部分。

摘要： 在一些实施例中，本公开涉及一种包含接合到第二集成电路管芯的第一集成电路管芯的三维集成电路(IC)堆叠。第一集成电路管芯包含第一半导体衬底、配置在第一半导体衬底的前侧上的第一内连线结构以及配置在第一内连线结构上方的第一接合结构。第二集成电路管芯包含第二半导体衬底、配置在第二半导体衬底的前侧上的第二内连线结构以及配置在第二半导体衬底的背侧上的第二接合结构。第一接合结构面向第二接合结构。另外，三维集成电路堆叠包含从第二接合结构延伸到第二半导体衬底的背侧且热耦合到第一内连线结构或第二内连线结构中的至少一个的第一背侧接触件。

摘要： 一种集成电路去毛刺装置。所述集成电路去毛刺装置包括基座、集成电路去毛刺辅助装置以及清洗装置。所述基座用于承载放置在UV膜上的集成电路料条。当所述集成电路去毛刺辅助装置与所述基座组合时，所述集成电路去毛刺辅助装置覆盖所述UV膜并暴露所述集成电路料条。所述喷射头设置于所述基座上方并用于通过物理清洗方式清洗所述集成电路料条。

摘要： 本实用新型公开了一种智能功率模块集成电路及包括该智能功率模块集成电路的家用电器。该智能功率模块集成电路包括驱动模块、保护模块和开关管；开关管具有第一端、第二端和用于控制第一端与第二端连通状态的控制端；控制端与驱动模块的信号输出端连接，第二端与接地端连接；驱动模块与预置的控制芯片连接，并将接收到控制芯片输出的脉宽调制信号放大后经驱动模块的信号输出端输出至开关管，以驱动开关管；驱动模块用于检测信号输出端的输出电压大小，并根据信号输出端的输出电压大小调整信号输出端输出脉宽调制信号的状态；保护模块用于根据开关管关断时第一端的电压大小控制开关管的工作状态；或者保护模块用于检测开关管开通时第二端的电流大小控制开关管的工作状态。本实用新型还公开了一种家用电器。

摘要： 本申请公开一种集成电路焊线装置，包括热板以及压板。压板包括作业压合区和已焊线压合区。作业压合区压合集成电路料条中进行焊线作业的部分。已焊线压合区与作业压合区沿第一方向排列，并压合集成电路料条中完成焊线作业的部分。热板设置于压板的下方。热板的上表面包括作业承载区和已焊线承载区。作业承载区对应作业压合区，并承载集成电路料条中进行焊线作业的部分。已焊线承载区对应已焊线压合区。已焊线承载区与作业承载区沿第一方向排列，并承载集成电路料条中完成焊线作业的部分。本申请还公开相关集成电路压板装置及集成电路热板装置。