首页> 外国专利> Functional built-in self-test architecture in an emulation system

Functional built-in self-test architecture in an emulation system

机译:仿真系统中的功能内置自测架构

摘要

An emulation system may have a built-in self-test circuit to generate one or more built-in self-test instructions. The one or more built-in self-test instructions may be pseudorandom. The one or more built-in self-test instructions may cause one or more emulation processors of the emulation system to generate one or more deterministic outputs. A testing processor of the emulation system may compare the one or more deterministic outputs to detect a faulty emulation processor, a faulty emulation processor cluster, or a faulty emulation chip of the emulation system.
机译:仿真系统可以具有内置的自检电路以生成一个或多个内置的自检指令。一个或多个内置的自检指令可能是伪随机。一个或多个内置自检指令可能导致仿真系统的一个或多个仿真处理器以生成一个或多个确定性输出。仿真系统的测试处理器可以比较一个或多个确定性输出来检测故障仿真处理器,故障仿真处理器集群或仿真系统的故障仿真芯片。

著录项

  • 公开/公告号US10990728B1

    专利类型

  • 公开/公告日2021-04-27

    原文格式PDF

  • 申请/专利权人 CADENCE DESIGN SYSTEMS INC.;

    申请/专利号US201916721761

  • 发明设计人 MITCHELL POPLACK;YUHEI HAYASHI;

    申请日2019-12-19

  • 分类号G06F30/3308;G06F9/455;G06F7/58;G06F11/10;G06F30/333;G06F30/331;

  • 国家 US

  • 入库时间 2024-06-14 21:28:16

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号