退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:函子przekaznikowy乘以二进制逻辑信号
公开/公告号PL104141B1
专利类型
公开/公告日1979-07-31
原文格式PDF
申请/专利权人
申请/专利号PL19750178309
发明设计人
申请日1975-02-25
分类号H03K19/02;
国家 PL
入库时间 2022-08-22 20:37:51
机译: 具有可配置的二进制乘积-累加单元和二进制算术-逻辑单元的数字信号处理器
机译: 进行逻辑和位置自变量模拟信号的模式在PRE加法器fΣ[ni]和[mi](2n)串行器中,乘积fΣ(Σ)的部分乘积的模拟信号项[ni] f(2n)和[mi] f(2n)对于双逻辑微分d / dn +和d / dn-小计,并将求和[Si] f(2n)整形为FORMAT位置
机译: 形成原因的方法模拟信号偏乘积[ni]&[mj] f(h)↓CD自变量被乘数±[mj] f(2n)和乘数的自变量±[ni] f(2n)-“附加代码”在金字塔乘法器fΣ(↓CDΣ)中用于未来逻辑解释f1(CD↓),结果和的形式为±[SΣ] f(2n)-“附加代码”(OPTIONS RUSSIAN LOGIC)