首页> 外国专利> DYNAMIC UNIT LOAD THEORY AND UNIT LOAD MEMORY

DYNAMIC UNIT LOAD THEORY AND UNIT LOAD MEMORY

机译:动态单位载荷理论与单位载荷记忆

摘要

MOS dynamic logic/shift registers employing as load elements either a parasitic bipolar transistor whose emitter is the drain of the MOS element, or the drain-substrate diode charged via bi-polar signals on the clock lines capacitively coupled to the drain. Uses for logic, memory, and imaging applications.
机译:MOS动态逻辑/移位寄存器采用寄生双极晶体管作为负载元件,其发射极是MOS元件的漏极,或者通过电容性耦合到漏极的时钟线上的双极信号充电的漏极-衬底二极管。用于逻辑,存储器和映像应用程序。

著录项

  • 公开/公告号JPS57171841A

    专利类型

  • 公开/公告日1982-10-22

    原文格式PDF

  • 申请/专利权人 ERIYAHO HARARI;

    申请/专利号JP19820000007

  • 发明设计人 ERIYAHO HARARI;

    申请日1982-01-04

  • 分类号G11C19/28;H01L27/07;H01L27/105;H03K19/096;

  • 国家 JP

  • 入库时间 2022-08-22 14:32:12

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号