首页> 外国专利> EFL Logic arrays

EFL Logic arrays

机译:EFL逻辑阵列

摘要

A logic gate is formed as a full 3-EFL circuit including a full two- level ECL current switch tree and an EFL stage made up of input and output multiemitter transistors. By appropriate connections, the logic gate may be used for a variety of circuits including a 4:1 multiplexer and a comparator of two three-digit binary numbers. The logic gate advantageously is formed in a silicon chip which includes an array of cells each consisting essentially of nine single-emitter transistors, two four-emitter transistors and a number, advantageously nine, of resistors.
机译:逻辑门形成为完整的3-EFL电路,包括完整的两级ECL电流开关树和由输入和输出多发射极晶体管组成的EFL级。通过适当的连接,逻辑门可用于各种电路,包括4:1多路复用器和两个三位二进制数的比较器。逻辑门有利地形成在硅芯片中,该硅芯片包括单元的阵列,每个单元基本上由九个单发射极晶体管,两个四发射极晶体管以及多个,有利地九个电阻器组成。

著录项

  • 公开/公告号US4378508A

    专利类型

  • 公开/公告日1983-03-29

    原文格式PDF

  • 申请/专利权人 BELL TELEPHONE LABORATORIES INCORPORATED;

    申请/专利号US19800191394

  • 发明设计人 ROBERT J. SCAVUZZO;

    申请日1980-09-29

  • 分类号H03K17/62;H03K19/086;

  • 国家 US

  • 入库时间 2022-08-22 09:51:14

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号