具有集成电路形式的数据字排序设备,此类数据字作为内存合并的地址。数据字在附加总线54上,此外,还连接到控制或命令寄存器66上,以进行擦除,顺序定向和地址重新分配信号,开关74和地址计数器98。该开关可应用于总线,作为状态信号,结束信号和溢出信号。写入时,数据字用于存储内存,并存储一个DIN表示。有时,读取相同的内存位置,并且如果出现容量过流状态,则已经存储了可能已存储的双倍表示。在读取期间,地址计数器的地址是由振荡器激活的连续的存储器地址88。当存储器位置已满时,计数器停止并发出“就绪”信号。完全读取问题中的内存位置后,计数器将继续计数。 P>
公开/公告号FR2534044A1
专利类型
公开/公告日1984-04-06
原文格式PDF
申请/专利号FR19830015612
申请日1983-09-30
分类号G06F7/00;
国家 FR
入库时间 2022-08-22 08:45:07