首页> 外国专利> Standard clock generation circuit of volatile storage means

Standard clock generation circuit of volatile storage means

机译:易失性存储装置的标准时钟生成电路

摘要

(57) Abstract Constitution The same as retention time of volatile storage componentDepend for temperature die standard kurotsu which possesses the resistant component of negative temperature characteristicku generation circuit 11 and timing generation circuit 12 and selfRefreshment circuit 13 and volatile memory circuit 14It possesses. Advantages Retention time of the volatile storage component is briefThe time to make the interval of refresh time brief, in addition ritenWhen Shaun time is long, interval of refresh time lengthThe ku it to be possible to do, in all temperature ranges optimum seBy the fact that timing of ruhurihuretsushiyu is generated, consumptionIt becomes possible to reduce electricity substantially.
机译:(57)<摘要> <构成>与易失性存储成分的保留时间相同取决于具有负温度特性ku生成电路11和定时生成电路12以及自刷新电路13和易失性存储电路14的电阻成分的温度模具标准黑津。 <优点>易失性存储组件的保留时间短使刷新时间间隔短的时间,另外肖恩时间长时,刷新时间间隔的时间在所有温度范围内都可以做到最佳产生了ruhurihuretsushiyu的定时,消耗的事实有可能大量减少电力。

著录项

  • 公开/公告号JPH0741797U

    专利类型

  • 公开/公告日1995-07-21

    原文格式PDF

  • 申请/专利权人 シチズン時計株式会社;

    申请/专利号JP19930067457U

  • 发明设计人 中村 文雄;

    申请日1993-12-17

  • 分类号G11C11/406;H03K3/354;

  • 国家 JP

  • 入库时间 2022-08-22 04:30:25

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号