另一方面,两个多路复用器的输入连接到计数器(Z)的输出,比较器(C)的参考号输入(KN1,KN2)发送到两个寄存器(R1, R2)的数据输入连接到第三寄存器(R3)的输出,该寄存器也耦合到两个存储器(RAM1,RAM2)的地址输入,并且其输入连接到多路复用器(M1)的输出。第一存储器(RAM1)的数据输入和输出(D)耦合到多路复用器(M1)的另一输入,多路复用器(M2)的数据输出,零指示器(N)的输入以及存储器(RAM2)的数据条目(D)。从过程流控制(ST),到多路复用器(M1,M2)的控制输入,多路复用器(M2)和存储器(RAM1)的验证输入(EN)以及写输入的链接(W)个存储器(RAM1,RAM2)。 P>
公开/公告号FR2719684A1
专利类型
公开/公告日1995-11-10
原文格式PDF
申请/专利号FR19950000034
申请日1995-01-04
分类号G06K9/62;G06T7/40;
国家 FR
入库时间 2022-08-22 04:06:48