首页> 外国专利> EFFICIENCY IMPROVED DRAM ROW REDUNDANCY CIRCUIT

EFFICIENCY IMPROVED DRAM ROW REDUNDANCY CIRCUIT

机译:效率提高的DRAM行冗余电路

摘要

Memory redundant structures have been described which can compensate for defects, in particular shorts between word lines, by using very few redundant word lines RWL 0 , RWL 1 .
机译:已经描述了存储器冗余结构,其可以通过使用很少的冗余字线RWL 0 ,RWL 1 来补偿缺陷,特别是字线之间的短路。

著录项

  • 公开/公告号KR100247606B1

    专利类型

  • 公开/公告日2000-03-15

    原文格式PDF

  • 申请/专利权人 TEXAS INSTRUMENTS INCORPORATED;

    申请/专利号KR19920008235

  • 发明设计人 스께가와슈니찌;

    申请日1992-05-15

  • 分类号G11C29/00;

  • 国家 KR

  • 入库时间 2022-08-22 01:44:57

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号