首页> 外国专利> The dividing device and the manner null of dividing in the time of wiring of the multilayer

The dividing device and the manner null of dividing in the time of wiring of the multilayer

机译:多层布线时的分割装置及分割方式为零

摘要

PROBLEM TO BE SOLVED: To effectively secure a path to be wired in printed board designing by decomposing a via hole into half-penetrating via holes according to a design standard when there is the via hole in the path to be wired. ;SOLUTION: An input pattern generating means 21 generates an input pattern according to an input supplied from an input device 1. Then an interference decision means 22 checks whether or not the input pattern interfers with an existent layout pattern in a layout pattern storage part 31. When there is an interfering pattern, a path securing means 23 decomposes the interferring via hole into half-penetrating via holes according to a design standard storage part 32. A pattern generating means 24 generates and stores the decomposed half-penetrating via holes and inputted pattern in a layout pattern storage part 31 and outputs them to an output device 4.;COPYRIGHT: (C)1999,JPO
机译:解决的问题:当要布线的路径中有通孔时,根据设计标准将通孔分解为半穿透的通孔,以有效地确保印刷电路板设计中的布线路径。 ;解决方案:输入模式生成装置21根据从输入设备1提供的输入生成输入模式。然后,干扰判定装置22检查输入模式是否干扰了布局模式存储部分31中的现有布局模式。当存在干涉图案时,路径确保装置23根据设计标准存储部32将干涉通孔分解成半穿透通孔。图案产生装置24产生并存储分解的半穿透通孔并输入布局图案存储部分31中的图案并输出到输出装置4。版权所有:(C)1999,JPO

著录项

  • 公开/公告号JP3114691B2

    专利类型

  • 公开/公告日2000-12-04

    原文格式PDF

  • 申请/专利权人 日本電気株式会社;

    申请/专利号JP19980101056

  • 发明设计人 涌井 章;

    申请日1998-04-13

  • 分类号G06F17/50;

  • 国家 JP

  • 入库时间 2022-08-22 01:30:40

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号