首页> 外国专利> 2 value data compressions/the extension circuit, use those 2 value data transfer systems, and 2 value data compressions/the extension manner

2 value data compressions/the extension circuit, use those 2 value data transfer systems, and 2 value data compressions/the extension manner

机译:2值数据压缩/扩展电路,使用那些2值数据传输系统,以及2值数据压缩/扩展方式

摘要

PROBLEM TO BE SOLVED: To allow a method to have provision for high rate transfer without the need for a basic clock at a high frequency even when data compression or expansion is applied to binary data whose transfer rate is high. SOLUTION: A discrimination circuit 132 discriminates whether binary image data in x-bit are all '0s' (all '1s') data or mixed data of '0s' and '1s'. In the case of the mixed data, an output circuit 136 adds header information denoting a fact of mixed data to the binary image data in x-bit and outputs the resulting data to a transmission line 30. In the case of all '0's' (all '1s') data, a detection circuit 134 detects how many numbers of the all '0s' (all '1s') data being the binary image data in x-bit are consecutive. The output circuit 136 adds header information denoting a fact of all '0s' (all '1s') data to the binary image data in x-bit representing the detection result and outputs the resulting data to the transmission line 30.
机译:解决的问题:即使将数据压缩或扩展应用于传输速率高的二进制数据,也允许一种方法提供高速率传输而无需高频的基本时钟。解决方案:鉴别电路132鉴别x位的二进制图像数据是全为“ 0”(全为“ 1”)数据还是混合数据为“ 0”与“ 1s”。在混合数据的情况下,输出电路136将表示混合数据的事实的报头信息以x比特添加到二进制图像数据,并且将得到的数据输出到传输线30。在全“ 0”的情况下(在所有的“ 1”数据中,检测电路134检测作为x位的二进制图像数据的“ 0”(所有“ 1”)数据中连续有多少个。输出电路136将表示所有“ 0”(全部“ 1”)数据的事实的报头信息添加到表示检测结果的x位的二进制图像数据中,并将结果数据输出至传输线30。

著录项

  • 公开/公告号JP3330013B2

    专利类型

  • 公开/公告日2002-09-30

    原文格式PDF

  • 申请/专利权人 大日本スクリーン製造株式会社;

    申请/专利号JP19960087255

  • 发明设计人 光木 清臣;

    申请日1996-03-14

  • 分类号H03M7/46;H04N1/413;H04N7/24;

  • 国家 JP

  • 入库时间 2022-08-22 01:02:34

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号