首页> 外国专利> Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction

Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction

机译:缩小临界尺寸和隔离嵌套校正的多晶硅导体修剪方法

摘要

A method of forming a semiconductor device, includes providing a structure having a first critical dimension, forming a lithographic pattern on the structure, and etching the structure with an O2-containing material to trim the first critical dimension to a second critical dimension, the second critical dimension being smaller than the first critical dimension. Thereafter, any offset between the nested features and the isolated feature can be corrected.
机译:一种形成半导体器件的方法,包括提供具有第一临界尺寸的结构,在该结构上形成光刻图案,并用含O 2 的材料蚀刻该结构以修整第一临界尺寸。到第二临界尺寸,第二临界尺寸小于第一临界尺寸。此后,可以校正嵌套特征和孤立特征之间的任何偏移。

著录项

  • 公开/公告号US2002142252A1

    专利类型

  • 公开/公告日2002-10-03

    原文格式PDF

  • 申请/专利权人 INTERNATIONAL BUSINESS MACHINES CORPORATION;

    申请/专利号US20010821478

  • 发明设计人 HUNG YIP NG;

    申请日2001-03-29

  • 分类号G03F7/36;C23F1/00;

  • 国家 US

  • 入库时间 2022-08-22 00:50:44

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号