首页> 外国专利> LOAD BALANCED SCALABLE NETWORK GATEWAY PROCESSOR ARCHITECTURE

LOAD BALANCED SCALABLE NETWORK GATEWAY PROCESSOR ARCHITECTURE

机译:负载平衡的可伸缩网络网关处理器体系结构

摘要

A network gateway processor architecture including a scalable array of compute processors functions to convert inbound data packets to outbound data packets. An ingress processor, coupleable to a first network, receives inbound data packets and is coupled to provide the inbound data packets to the compute processors. An egress processor, coupleable to a second network, is coupled to the compute processors to collect and forward outbound data packets to the second network. The ingress processor distributes inbound data packets to the compute processors based on a least load value selected from current load values determined for respective compute processors of the scalable array. The current load values represent estimated processing completion times for the respective compute processors of the scalable array. Preferably, the current load values are dynamically derived with respect to the size of the inbound data packets and the performance of the respective compute processors.
机译:包括计算处理器的可伸缩阵列的网络网关处理器体系结构用于将入站数据分组转换为出站数据分组。可耦合到第一网络的入口处理器接收入站数据分组并且被耦合以将入站数据分组提供给计算处理器。可耦合到第二网络的出口处理器耦合到计算处理器,以收集出站数据分组并将其转发到第二网络。入口处理器基于从为可伸缩阵列的各个计算处理器确定的当前负载值中选择的最小负载值,将入站数据分组分发到计算处理器。当前负载值表示可伸缩阵列的各个计算处理器的估计处理完成时间。优选地,相对于入站数据分组的大小和各个计算处理器的性能来动态地得出当前负载值。

著录项

  • 公开/公告号WO03034203A1

    专利类型

  • 公开/公告日2003-04-24

    原文格式PDF

  • 申请/专利权人 VORMETRIC INC.;

    申请/专利号WO2002US30144

  • 发明设计人 PHAM DUC;NGUYEN TIEN;PHAM NAM;

    申请日2002-09-23

  • 分类号G06F9/00;G06F15/16;G06F15/173;H04L12/28;

  • 国家 WO

  • 入库时间 2022-08-21 23:53:26

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号