首页> 外国专利> 1 2 Semiconductor memory device capable of implementing first or second memory architecture and memory system using the same

1 2 Semiconductor memory device capable of implementing first or second memory architecture and memory system using the same

机译:能够实现第一或第二存储器架构的半导体存储设备以及使用该半导体存储设备的存储系统

摘要

PURPOSE: A semiconductor memory device and a memory system adopting the semiconductor memory device are provided to easily change a memory architecture, and to enhance a redundancy flexibility so that it can reduce a power consumption. CONSTITUTION: The device comprises the first memory group(301), the second memory group(302) and DQ(Data qualifier) pins(310, 320). Each memory group(301, 302) includes four memory banks(B0-B3). Each memory bank outputs eight pieces of data. The eight pieces of data are output to sixteen DQ pins(310, 320) via sixty-four data lines. The number of the actually used data lines is thirty-two. Namely, the eight pieces of data, output by each memory bank(B0-B3), of the first memory group(301) are output to the eight DQ pins(310) via the data bus lines, and the eight pieces of data, output by each memory bank(B0-B3), of the second memory group(302) being output to the eight DQ pins(320) via the data bus lines.
机译:目的:提供一种半导体存储装置和采用该半导体存储装置的存储系统,以容易地改变存储架构,并增强冗余灵活性,从而可以降低功耗。组成:该设备包括第一存储器组(301),第二存储器组(302)和DQ(数据限定符)引脚(310、320)。每个存储组(301、302)包括四个存储体(B0-B3)。每个存储体输出八个数据。八十四条数据通过六十四条数据线输出到十六个DQ引脚(310、320)。实际使用的数据线数为32。即,第一存储器组(301)的每个存储体(B0-B3)输出的八个数据经由数据总线线路输出到八个DQ引脚(310),并且八个数据,第二存储器组(302)的每个存储体(B0-B3)的输出通过数据总线被输出到八个DQ引脚(320)。

著录项

  • 公开/公告号KR20030034496A

    专利类型

  • 公开/公告日2003-05-09

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号KR20010065450

  • 发明设计人 KYUNG GYE HYEON;MUN BYEONG SIK;

    申请日2001-10-23

  • 分类号G06F12/00;

  • 国家 KR

  • 入库时间 2022-08-21 23:47:17

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号