首页> 外国专利> Interbus buffer

Interbus buffer

机译:总线间缓冲器

摘要

Interverse buffer 18 coordinates data transfers between two different size buses. The first bus (processor bus) allows data to be arranged in accordance with a big endian protocol or a "munged" little endian mode. The second bus (local bus) allows data to be arranged in accordance with the Big Indian Protocol or true little endian mode but does not define a transaction size. The disclosed interverse buffer coordinates interverse data transfers despite a variety of different transaction sizes and modes of operation.
机译:交叉缓冲器18协调两个不同大小的总线之间的数据传输。第一总线(处理器总线)允许按照大字节序协议或“强制”小字节序模式排列数据。第二条总线(本地总线)允许按照Big Indian Protocol或真正的Little Endian模式安排数据,但未定义事务大小。尽管各种不同的事务大小和操作模式,所公开的交互缓冲器协调交互数据传输。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号