机译:估计残留膜厚度分布的方法,使用估计残留膜厚度分布的方法设计用于图案化的掩模的方法以及使用使用估计残留膜厚度分布的方法设计的用于图案化掩模的半导体器件的设计方法
公开/公告号JP3553053B2
专利类型
公开/公告日2004-08-11
原文格式PDF
申请/专利权人 沖電気工業株式会社;
申请/专利号JP20020219979
发明设计人 森田 毅;
申请日2002-07-29
分类号H01L21/76;
国家 JP
入库时间 2022-08-21 23:27:22